焊盘内过孔（Via-in-Pad）：SMT 焊接良率的第一杀手
在 PCB 设计评审中，焊盘内过孔（Via-in-Pad，简称 VIP）是最常见也最致命的 DFM 缺陷。它对 SMT 焊接良率的影响远超大多数硬件工程师的预期——一个未处理的焊盘内过孔，可以让整块板的直通率从 99% 跌到 70% 以下。
芯吸效应：物理原理
焊盘内过孔的问题根因是芯吸效应（Wicking Effect）。回流焊时，锡膏在 217°C 以上熔化呈液态。如果焊盘上有未被填平的过孔，液态焊料会顺着过孔的毛细管力被吸入孔内——就像纸巾吸水的原理一样。
造成的结果是：
- 焊点缺锡：本应留在焊盘上形成焊接连接的锡膏被吸走，导致焊点锡量不足。
- 虚焊/空焊：锡量不足时焊点机械强度下降，振动和热循环下易开裂。
- 开路：最严重时焊料完全进入过孔内壁，焊盘与元件引脚之间无任何电气连接。
为什么这个问题容易被忽视
有几个原因导致 VIP 问题在设计阶段大量出现：
- BGA 封装的普及：0.5mm pitch 以下的 BGA 芯片，过孔几乎不可能完全绕开焊盘。设计者被迫把过孔放在焊盘上。
- Layout 工程师和工艺工程师脱节：Layout 方面关注电气连通性，工艺方面关注可制造性。双方之间缺乏 DFM 检查环节。
- 打样阶段不容易暴露：打样 5-10 块板，手工补焊可以掩盖问题。一到几百块量产，问题就全面暴露。
解决方案：三种工艺路线
方案 A：树脂塞孔 + 电镀盖帽（参考 IPC-4761 Type VII 标准，IPC Class 3 验收）
用环氧树脂将过孔完全填充，然后在表面电镀一层铜盖帽。结果是焊盘表面完全平整，锡膏正常印刷、正常回流。成本：每块板增加约 20-25%（仅填充盖帽工序），整体 HDI 工艺成本可达标准多层板的 2-5 倍。适用场景：BGA 球距 ≤0.5mm、医疗/航空等高可靠性要求。
方案 B：移走过孔位置
如果 PCB 空间允许，将过孔从焊盘上移开，通过一段短走线连接到焊盘。成本：零额外成本。适用场景：非高密度板、QFP/SOIC 等较大间距封装。
方案 C：导电胶填充 + 盖帽
用导电银胶填充过孔后盖帽，同时解决散热问题（银的导热系数远高于树脂）。成本：每块板增加 15-25%。适用场景：功率器件散热焊盘。
成本对比：设计阶段 vs 量产阶段
| 阶段 | 动作 | 成本 |
|---|---|---|
| PCB Layout | 移动过孔位置或标注 VIP 工艺 | ￥0 |
| PCB 打样 | 追加工艺说明，重出 Gerber | ￥200-500 |
| 首件确认 | 发现虚焊，返修 10 块首件 | ￥1,000-2,000 |
| 量产中 | 整批返修（200 块板 × 0.5h） | ￥40,000+ |
德城的 DFM 实践
所有进入产线的 PCB Gerber 文件在打样前必须通过 DFM 评审。VIP 检查是评审清单第 3 项。我们使用的 KiCad/Altium DFM 插件可以自动检测所有焊盘内过孔并生成报告。对于必须使用 VIP 的 BGA 设计，默认采用树脂塞孔+电镀盖帽方案。
总结
焊盘内过孔是一个"设计阶段花 0 元就能解决，量产阶段花 4 万元才能补救"的典型 DFM 问题。硬件工程师在设计评审时应该把 VIP 检查作为必查项。如果你的 PCBA 供应商没有做 DFM 评审就接单生产——那是他们在把风险转嫁给你。